存储巨头重磅发布CPO技术路线图

随着生成式AI的爆发，大模型训练正面临前所未有的系统级数据传输瓶颈。近日，SK海力士（SK Hynix）联合美国弗吉尼亚大学、麻省理工学院等全球顶尖科研机构，在国际权威学术期刊《自然·电子学》（Nature Electronics）上发表了关于光电共封装（CPO，Co-packaged Optics）技术的重磅论文，为下一代高性能计算与AI基础设施的互连架构指明了方向。

据悉，该论文不仅规划了从2.5D向3D异构堆叠演进的路线，还为下一代AI基础设施设定了明确的技术指标：单节点带宽需超过100 Tb/s，能耗降至1 pJ/bit以下，且芯片间的数据传输延迟需控制在10纳秒（ns）以内。

当前AI产业正面临严峻的传输瓶颈。研究数据显示，AI系统的计算吞吐量通常每两年增长3倍，而互连带宽在同期仅增长约1.4倍，这使得带宽瓶颈成为一个日益严峻的挑战。

传统的铜基电互连负责将数据传输到芯片封装之外以及机架之间，但随着传输距离的增加，信号损耗和功耗也会迅速上升。因此，它们越来越被视为下一代人工智能数据中心的一个限制因素。

随着带宽瓶颈日益成为人工智能基础设施的根本制约因素，该论文将CPO定位为克服这一挑战的核心。CPO通过在封装内集成光引擎，最大限度地缩短了高速电信号的传输距离，并使用光链路完成剩余的传输路径。这使得高速通信能够跨越芯片、机架和模块进行扩展，同时保持高带宽密度、卓越的能效和强大的信号完整性，并具有更强的抗电磁干扰能力。

SK海力士人工智能基础设施团队负责人Seunghoon Hong表示：“CPO将光收发器（TRx）集成到与处理器相同的封装中，使芯片能够使用光而非长距离的电气互连来交换数据。这从根本上改变了数据在人工智能系统中传输的方式，消除了计算扩展的最大障碍之一。”

从长远来看，CPO的发展有望将光互连扩展到存储器接口。这种以光为中心的架构突破了传统封装的物理限制，利用光子中介层直接连接存储器和处理器，从而最大限度地提高系统数据传输效率。

#SK海力士 #CPO共封装光学 #AI